ICテスト用デバイス帯電モデル（CDM）ESDガン

ICテスト用のESD-CDMチャージドデバイスモデル（CDM）ESDガンは、特に設計された高精度のイミュニティテストデバイスです。 LISUN 半導体部品の製造、輸送、組立工程における「帯電デバイス接触放電」シナリオに対応するため、本製品は、半導体部品が摩擦帯電や誘導帯電などにより帯電した後、接地された物体（試験治具、PCB基板、自動化装置など）に接触した際に発生する瞬間的な放電プロセスをシミュレートします。放電電圧や電流波形などのパラメータを精密に制御することで、部品の「隠れた静電気ショック」に対する許容限界を評価し、CDM放電によるリスク（内部回路の焼損やチップの機能不全など）を事前に特定します。また、半導体部品の信頼性設計、量産品質検査、国際認証のための重要な試験基盤を提供します。

ESD-CDM帯電デバイスモデル（CDM）ESDガンは、「電荷注入-接触放電」の革新的な統合構造を採用し、従来のCDM試験装置の煩雑な操作や波形の安定性の悪さといった問題点を解決しました。デバイスの帯電量をリアルタイムで監視できる高精度電荷測定モジュールを搭載し、放電電圧誤差を±3%以下に抑えます。カスタマイズされた半導体デバイスフィクスチャー（DIP、SOP、QFP、BGAなど主流のパッケージに対応）と、中国語と英語に対応した大型Androidタッチスクリーンを組み合わせることで、ESD-CDMはテストパラメータのワンクリック設定、放電プロセスの自動制御、テストデータ（電圧・電流波形）のリアルタイム保存を可能にします。これにより、半導体デバイスのESD試験の効率とデータの再現性が大幅に向上し、半導体業界の高精度で互換性の高い試験装置に対する需要に応えます。

ESD-CDMシステムは、主に直流高電圧源、本体機器、静電試験プローブ（減衰器を含む）の3つの部分で構成されます。帯電デバイスモデル（CDM）の静電誘導充電、静電放電、放電信号取得試験機能を実現します。注：ESD-CDMは、ホストを共有できます。 ESD-883D HBM / MMESDシミュレーター HBM、MM、CDMを同時にテストする（LISUN モデル： ESD-883D/ESD-CDM)

システム構成：
1. DC高電圧源：
a. 電圧出力範囲: ±(10V ~ 5kV)半導体デバイスの従来のCDMテスト電圧要件をカバーし、異なる感受性レベル(例: クラス0 ~ クラス3)のデバイスのテストに適しています。
b. 電圧出力精度: ±(読み取り値の3% + 10V) 充電電圧を正確に制御し、IEC 60749-28:2021規格で規定されている電圧誤差要件を満たします。

2. ホスト機器:
a. 絶縁安全設計：高電圧絶縁機構を内蔵しており、高電圧誘導板に絶縁と隔離を提供し、高電圧漏洩を防止し、作業者と機器の安全を確保します。
b. 変位調整機能：一体型の「高電圧誘導プレート＋絶縁プレート」は、X/Y/Zの3軸変位調整をサポートします。調整範囲は0～10cm、調整精度は0.1mm（手動調整）に達し、異なるパッケージサイズの半導体デバイスに正確に適応できます。
c. 誘導プレート仕様：12cm×12cm×2mm。均一で安定した静電誘導電界を提供し、CDM試験におけるデバイス充電の電界強度要件を満たします。
d. 絶縁プレート仕様：12cm×12cm×0.4mm。FR4素材で作られており、絶縁性と構造安定性を兼ね備え、JEDEC JESD22-C103-Jに規定されたテストプラットフォームの材料要件に準拠しています。

3. 静電気試験プローブ：
a. 電流測定能力：静電放電電流パルスの最大測定ピーク値は20A以上です。高電圧（例：5kV）CDM試験の電流監視要件を満たし、放電瞬間のピーク電流を正確に捕捉できます。
b. プローブの物理的パラメータ：直径Φ1.5mm × 長さ10mm、伸縮長さ約3mm。異なるパッケージ高さの半導体デバイス（例：薄型SMD、厚型TOパッケージ）に対応し、正確な放電接触を確保します。
c. 移動制御：垂直移動（デュアルモード：プログラム制御＋手動制御）をサポート。移動速度は0.1cm/sから5cm/sまで調整可能で、安定した制御可能な放電接触プロセスを実現します。
d. 信号取得：専用の減衰器と専用のデータ取得インターフェース／ケーブルを備えており、オシロスコープに直接接続して放電電流波形をリアルタイムで取得・解析できます。
e. グランドプレート仕様：63.5mm × 63.5mm × 6.35mm。試験環境の一貫性を確保するための標準的なグランド基準面を提供します。

試験方法：
1. ICデバイスの設置：試験対象半導体デバイス（DUT）を試験本体の絶縁分離板上に置き、適合固定具で固定します。デバイスのピンが上向きで、緩みがないことを確認してください（試験中の変位による放電精度への影響を防ぐため）。
2. 位置校正：ベースの3次元ノブ（X/Y/Z軸）を調整し、DUTのターゲットピンをテストプローブの真下の中心位置に正確に配置します。校正精度は0.1mm以下（JEDEC規格で規定されている位置決め誤差要件を参照）を推奨します。
3. プローブデバッグ:
• テストプローブを手動で制御して最大変位位置まで移動させ、ターゲットピンと接触するまでゆっくりと下げます（過度の押し出しによるデバイスの損傷を避けるため、接触状態を観察します）。
• 接触位置が正確であることを確認した後、プローブを初期の待機位置に戻します（安全な移動スペースを確保するために、ピンから 5 ～ 10 mm の距離を推奨します）。
4. パラメータの事前設定: システム操作インターフェースで、プローブの垂直移動速度を設定します (0.5~2cm/s を推奨。デバイス パッケージの脆弱性に応じて調整し、過度の速度による機械的衝撃を回避します)。
5. 静電気充電：直流高電圧電源を起動し、目標電圧値（試験規格またはデバイスの感受性レベルに基づいて決定）を設定し、高電圧誘導プレートを介して試験対象デバイス（DUT）を静電誘導充電状態にします。安定した充電を維持します（均一な電荷分布を確保するために、通常1～2秒の放置時間が必要です）。
6. 排出試験：
• プローブの自動下降プログラムをトリガーします。プローブは設定された速度でターゲットピンに素早く接触し、CDM放電プロセスを完了します。
• 放電の瞬間、電流波形はプローブの内蔵減衰器と同軸ケーブルを介してリアルタイムでオシロスコープに送信され、波形の表示、保存、およびその後の解析が可能になります（ナノ秒レベルのパルスの詳細を確実に捕捉するには、1GHz以上のサンプリングレートが推奨されます）。

回路図

原理参照図（ANSI/ESDA/JEDEC JS-002-2014）

回路図

等価回路図

テストプローブの物理的参照画像

基本物理画像

ベースの3次元調整の模式図（参考）

テスト操作プロセス:
1. DUTを絶縁板の上に置き、固定具を固定してピンを上向きにします。
2. ベースのXNUMX次元ノブを手動で調整して、DUTのピンが中央に来るようにします。
3. テストプローブを手動で最大変位まで制御し、ピンに接触していることを確認してから、その位置を元に戻します。
4. プローブの移動速度を適切な値に設定します。
4. 高電圧源をXXボルトまで始動し、DUTを静電誘導充電状態にします。
5. プローブを自動的に素早く下降させ、ピンに接触させて CDM 放電プロセスを完了します。同時に、放電波形データは同軸ケーブルを介してオシロスコープに送信され、表示および保存されます。

テスト運用プロセスの概略図